引論：我們為您整理了13篇電路設計論文范文，供您借鑒以豐富您的創作。它們是您寫作時的寶貴資源，期望它們能夠激發您的創作靈感，讓您的文章更具深度。
篇1
2仿真結果及說明
采用SMIC0．18μmCMOS工藝模型，使用Cadence工具對電路進行設計，并采用Spectre仿真器模擬電路性能。仿真中，在理想電壓源為1V，理想偏置電流為100nA，室溫為25℃時，電源上電時間為5μs，瞬態仿真時長為300μs。振蕩器頻率為1．925MHz，功耗為0．9μW。圖2所示為理想條件下的仿真輸出波形和對其進行freq函數處理后的頻率曲線，輸出是穩定的周期方波，頻率為1．925MHz。
2.1輸出頻率隨溫度的變化標簽芯片需在寬范圍環境溫度下工作。圖3所示為在理想電源電壓和電流基準下電路輸出頻率隨溫度的變化曲線。
2.2頻率隨電源電壓的變化由于工藝角的影響，電源管理模塊輸出給振蕩器工作的電壓源VDD可能會產生一些偏差，不是理想的1V。當標簽芯片距離閱讀器較遠時，芯片獲得能量較少，也可能出現VDD偏低的情況。圖4給出了在室溫下，偏置電流無偏移時，振蕩器輸出頻率隨電源電壓變化的曲線。可以看出，VDD低于0．95V時，輸出頻率隨VDD降低快速升高，VDD＝0．75V時，輸出頻率為1．978MHz；VDD＝0．95V時，輸出頻率出現最小值，為1．923MHz；VDD超過0．95V時，輸出頻率呈上升趨勢，當VDD到達1．3V時，輸出頻率達到1．941MHz。該條件下，振蕩器在0．75～1．3V電源電壓下偏離理想頻率小于3％。
2.3頻率隨輸入偏置電流的變化與電壓產生偏移的原因一樣，偏置電流也會產生一定的偏移而影響振蕩器的輸出頻率。圖5給出了輸出頻率隨偏置電流變化的曲線。仿真結果顯示，偏置電流減少到90nA時，輸出頻偏小于目標3％以上；偏置電流增大到110nA時，輸出頻偏接近3％。
2.4電源電壓與偏置電流紋波對輸出頻率的影響反向調制造成標簽芯片接收不到能量的最大時間長度為37．5μs，這會使電源管理模塊提供給振蕩器的電壓源和電流源產生相同頻率的紋波，而輸出頻率的波動對數字基帶的影響要大于穩定的頻率偏差所帶來的影響。當電壓源降低100mV，偏置電流降低10nA時，得到了如圖6所示的振蕩器輸出頻率波動波形。圖6中，輸出頻率的波谷是在電源電壓和偏置電流都降低10％時產生的，最小值是1．864MHz；波形的最大值是1．926MHz，是電源電壓和輸入電流正常時的輸出頻率。此時，輸出頻率的相對誤差為1．64％。
篇2
在本研究中借助GPS體系作為基本授時體系，因此需要在系統中置入GPS接收機。GPS接收機的功能主要體現于兩方面，首先它可以對精確時間進行有效輸出，另外得到相關的時間質量信息，同時可獲取標準時間信號。通常情況下將GPS位置精度設置為10m，將時間精度設定為1us，而速度精度則設定為0.1m/s，更新頻率為1HZ。另外熱開機時間可設定為1s，暖開機時間為38s，冷開機時間為42s。工作電壓按照實際要求進行匹配。
在系統中加入晶振（MV180），該晶振標準頻率為10MHZ，穩定性低于1*10^-10，工作電壓為12V，外部工作電壓為0至5V，參考電壓為5V，工作溫度范圍為-10至60℃，穩定性為±2*10^-10，老化率為±3*10^-8/y，預熱時間精度低于±1*10^-8（25℃以下），預熱階段峰值電流消耗應低于700mA，靜態電流消耗應低于250mA（25℃以下）。另外置入特定芯片使守時電路工作得到進一步優化，芯片選取DAC7512，該芯片電壓需求較低且功耗較小，通常情況下采取施密特觸發輸入，可對緩沖電壓進行數模轉換并可對寄存器寫操作進行有效控制。
芯片本身可對數據進行放大并進行緩沖，這樣便可保證信號輸出的質量，使其能夠完整輸出。由于該芯片可將輸出端斷開并斷開緩沖放大器，將固定電阻接入其中使精度輸出放大器可采取軌對軌的模式進行輸出，利用串行接口使得作為通信接口連接，在工作過程中其時鐘速率可達30MHz。為了使守時電路工作完善化可在整個守時系統中置入FPGA器件。植入該集成電路芯片可使得系統的靈活性大大增強，由于FPGA具備了高度集成化的特點，規模大、體積小，具有較低的功耗，且處理迅速，可進行反復編程，因此將其置入系統當中可有效控制系統功耗并降低系統應用成本。另外FPGA具備了邏輯單元與嵌入式儲存器、乘法器以及高速手法器等，可提供多種協議保證其適用范圍。在FPGA實際應用過程中開發軟件先將硬件描述語言及原理圖輸入其中，再編譯為數據流，并通過隨機儲存來確認設計電路的邏輯關系。當出現斷電情況后隨機儲存將會消失，此時FPGA也就變成了白片，那么可結合隨機儲存器中的差異來得到不同的設計電路邏輯關系從而得到可編程特性。
篇3
L1為共模扼流圈（圖2），采用鐵氧體做磁芯，雙線反向并繞，由結構特點，對中高頻的共模干擾信號呈現很大阻抗，抑制中高頻共模信號通過，達到濾波的目的。理想的共模扼流圈對差模干擾信號本無抑制作用，但實際上繞組線圈之間存在的間隙，也會產生差模電感，對差模干擾信號也有一定的抑制作用。另外共模電感還可以抑制本身不向外發出電磁干擾，避免影響其他設備電路工作。共模扼流圈上的電感為儲能元件，在抑制傳導性干擾上有明顯作用，但是電感本身的適用頻率一般不高于50MHz，所以對高于50MHz的超高頻干擾信號，我們在輸入信號線加鐵氧體磁環來抑制超高頻干擾。
鐵氧體磁環是一種很常用的濾波材料，它本身屬于能量轉換器件，低頻信號通過時，鐵氧體磁環不會影響數據和有用信號的傳輸，但高頻信號通過時，鐵氧體磁環會大大增加阻抗，把高頻干擾轉換為熱量消耗掉。實驗證明，鐵氧體的確對濾波電路的濾波效果產生了非常積極的作用。根據上面的設計方案，我們用通過試驗做一下驗證。試驗中，EFT/B信號U=4KV，分別注入L線和N線，得數據如表格1。由表格1的實驗數據，我們可以得出，濾波器對EFT/B干擾信號有很明顯的抑制效果，不管是差模部分還是共模部分均取得滿意效果。
篇4
2.1振蕩器電路的設計振蕩器電路的設計見圖6。由于在設計時始終使L0在整個工作區域內大于3.6mH，故實際工作時，選用了右半邊曲線，即隨著工件內孔的磨削，L0逐漸地增大，而USC則逐漸地減小，至此，被加工工件尺寸的變化就轉變為電壓的變化而輸出了。1.3電信號的處理電信號的處理可用圖5所示的框圖來表示。振蕩器作為LC串聯諧振回路的交流電源，產生幅度(有效值)為1.1V，頻率為20kHz的正弦波，采用的是LC回路選頻振蕩。整個振蕩器分三級:第一級由晶體管BG101及選頻回路(振蕩線圈T1的初級及電容C104)構成;第二級由晶體管BG102、BG103構成的復合管所組成的功率放大級組成，這樣可以提高振蕩器的帶負載能力;第三級是由大功率晶體管BG104所組成的輸出級。開機后，+12V電壓經過電阻R101限流，使穩壓管產生6V的穩定電壓，流過穩壓管D101的電流。這一穩定的6V電壓作為振蕩管BG101集電極的電源，C101的作用是消除穩壓管工作時的噪聲。這一6V的電壓經過電阻R102的作用使BG101基極電位升高，基極電位的升高使發射極的電位也升高，發射極通過發射極電阻R103使選頻回路得電，于是，LC選頻回路就開始產生電磁振蕩，產生各種高次諧波。而其他頻率的振蕩則被抑制掉了。由于振蕩線圈的初級是在同一個磁芯上相同方向連續繞制而成的，所以任何瞬間點B的電壓都比點A的電壓高。正反饋電容C103的作用是使BG101的基極電壓繼續上升，這樣就形成了正反饋的作用，故振蕩器得以工作。電容C102與電阻R103的作用均是負反饋，用以改善正弦波的波形。正弦波經振蕩線圈耦合到次級，送到后級功率放大，電阻R104與電阻R105構成BG102的直流偏置電路，BG102的基極電壓:由于BG103發射極電位為5.14V，而正弦波的最大值為槡1.12=1.56V，故二極管D102始終處于導通狀態，其作用是隔離，使信號無法倒流，電容C110將輸出波形中的直流分量隔去，使送到傳感器中去的為不含直流成分的正弦波。另外，電容C108、電位器W102組成基準點取樣電路，基準點的大小可調整W102得到，基準點的大小決定了傳感器的前行程量(前行程量為控制儀電表示值，為0μm時二測點之間的距離與傳感器為自由狀態時二測點之間距離差的絕對值)。傳感器電壓線圈的信號經耦合線圈T2，由信號取樣電位器W104的中心抽頭輸出。輸出信號也是純凈的正弦波，其幅度隨被加工工件尺寸的變化而變化。
2.2振蕩器輸出信號的整流濾波振蕩器輸出信號的整流濾波電路見圖9。由于輸出指示電表采用的是直流電流表，故需把電位器Wl04中心抽頭輸出的正弦波整流成直流信號，才能去電表指示，二極管D201A與二極管D202A及電容C204、C205就組成了整流濾波電路，三極管BG201、BG202組成的復合管如前所述一樣是功率放大器，信號經電容C201耦合至BG201的基極，基極電位。信號由BG202的發射極輸出，該點的直流電位為7.2－1.4=5.8V。電容C203為隔直電容，將純凈的正弦波信號電壓送到二極管D201A、D202A去整流，電阻R204與R205組成整流二極管D202A的偏置電路，使D202A與D201A始終處于導通狀，導通后，D202A的正極電位為1.4V(直流)，這樣可提高檢波的靈敏度。信號電壓由電容C204取出后，由電阻R206、R207送到相加器IC201的反相端，振蕩板上的基準電壓經過另外一路反向極性的整流濾波電路，由電容C210取出后經電阻R216、R208也送到相加放大器的反相端，與信號電壓相加后經運算放大器IC201作反相放大后由運算放大器的6腳輸出。
2.3直流輸出信號的再處理振蕩器的輸出信號經整流濾波后，由運算放大器IC201的6腳輸出，其輸出信號分4路，分別為高低精度量程轉換電路、指示電路、線性補償電路及發訊電路。運算放大器IC201的6腳輸出的一路進行高低精度量程的電平比較轉換，該控制儀采用單電表來代替雙電表指示，故電表指針的二次回程中，電表滿刻度所代表的量程是不同的(相差10倍)，第一次回程時，電表滿刻度為500μm(每小格刻度為10μm)，第二次回程時，電表滿刻度為50μm(每小格刻度為1μm)，指針在50μm處實現量程的轉換。指示電路用發光二極管指示，指示高低量程擋位，指示磨削尺寸等。線性補償電路帶可調電位器，安裝在儀表板上供操作者調節。
發訊電路共有4擋，粗磨、精磨、光磨及到尺寸發訊，由于其發訊電路完全一樣，故只需取其中1路發訊為例，其余3路類推。由電阻R301、電位W301及電阻R302組成了發訊點的取樣電路，調節W301，可使該路的發訊點隨之而變。當調節好W301中心抽頭的電位以后，運放IC301的同相輸入端3腳的電位也就同時確定了，由于磨削開始時，IC201的輸出端6腳的電壓總是高于IC301的3腳電平，故IC301的輸出端6腳為低電平(－12V)，此時三極管BG301的發射結處于反偏，BG301不導通，J1不吸合，隨著磨加工的進行，IC201的輸出端6腳(即IC301的反相輸入端2腳)的電壓逐漸下降，當下降至IC301的2腳電壓低于3腳電壓時，IC301的輸出端6腳由原來的－12V變為+12V，此時，一方面使BG301的發射極處于正偏而導通，使繼電器J1動作，另一方面使正反饋回路中的二極管D301導通，而使同相輸入端3腳的電位高于原設定值約0.23V(可通過計算得到)，從而使輸出端6腳的電位更加穩定，這樣可使機械執行機構的動作穩定。此電路中，二極管D305為保護二極管，當IC301輸出端6腳為負時，D305導通，使三極管BG301的發射結的反偏電壓箝在0.7V，從而使BG301不至于因反偏電壓過大而損壞，二極管D309為泄放二極管，為繼電器線圈提供放電回路。
篇5
錯誤的布局布線不僅不會發揮保護電路的保護作用，還有可能引入其他干擾。TVS二極管應該盡量靠近I/O端口，接近干擾源，在干擾進入電路之前就濾除掉，避免干擾耦合到鄰近的電路上。另外，PCB布線時應盡量采用短而粗的線，減小干擾對地通路上的阻抗。圖2為不好的布局布線情況，圖3為良好的布局布線情況。
3接口保護效果
保護電路增加前后，全自動引線鍵合機上的RS422接口在持續電子打火環境下的通信情況如圖4所示。由圖可以看出，沒有保護電路時，在電子打火瞬間，正常通信線路上會產生接近10V的沖擊電壓，完全超出了接口可接受的-7~+7V共模電壓范圍，影響正常通信，嚴重時足以燒壞接口。在相同條件下，增加保護電路后，通信情況如圖5所示。由圖5可以看出，電子打火瞬間電路上的電壓完全在-7~+7V范圍內，正常通信不受影響，達到了保護電路的設計目的。
篇6
2.1課程結構優化
指導學生接觸各類資料，能夠提出問題，進而解決問題以掌握知識、應用知識，完成對知識的一個探求過程；對實驗內容進行適當調整和完善，使課程體系更全面更科學，更能貼近行業發展，更能體現學生的主動性。
2.2采用課堂討論進行專題研討的教學方法
在研究型實踐教學模式中，師生互動有助于學生對基本概念、基本理論、基本方法的理解和掌握。根據課程需要，結合國內外的研究現狀和發展趨勢，采用與行業內吻合的實驗軟件，挑選合適的電路原型做仿真設計，并共同探討電路的優化方案。
2.3專業資料查詢能力培養
為學生提供研究資料或指導學生進行資料查詢、整理，鼓勵學生從圖書館、書店、網絡等各種途徑查閱文獻資料，以充實自己的研究基礎。提醒學生要對已收集的資料進行批判性的研究，去偽存真，指導學生從這些資料中總結、分析、解釋與實踐研究課題相關的理論、知識經驗以及前人的研究成果。
2.4指導學生撰寫專題論文（報告）
在研究型實踐教學過程中，指導學生通過論文、調查報告、工作研究、分析報告、可行性論證報告等形式記錄實踐研究成果。在撰寫論文時，要求學生要了解實踐課題研究報告的一般撰寫格式；要先擬訂論文的寫作提綱，組織好論文的結構，做到綱舉目張；會用簡練、嚴謹、準確的語言表達自己的思想，不追求文章的長短。指導學生開展專題電路討論，由學生根據自己感興趣的課題來查找文獻資料，進行研究，完成電路設計和仿真，最后完成專題論文的撰寫。
2.5鼓勵學生參與課題研究
為調動學生參與科研創新活動的積極性，激發學生的創新思維，提高學生實踐創新能力，鼓勵學生參加老師的課題，鍛煉學生的動手能力，培養“研究型”的思維模式。
3研究型實踐教學模式對教師和學生的要求
3.1研究型實踐教學模式對教師的要求
研究型實踐教學模式的實施對任課教師提出了新的要求：一是要熟練地掌握課程的基礎知識和內在結構，還要掌握與課程相關的專業基礎知識和實踐的基本技能；二是要掌握學科最新信息，不斷更新知識，了解課程所涉及學科的最新動態和取得的最新研究成果；三是要熟練運用科學研究的方法和手段。這些都對教師提出了更高的要求。
篇7
1．1遺傳算法
遺傳算法是模擬生物在自然環境中的遺傳和進化過程的一種自適應全局優化算法，它借鑒了物種進化的思想，將欲求解問題編碼，把可行解表示成字符串形式，稱為染色體或個體。先通過初始化隨機產生一群個體，稱為種群，它們都是假設解。然后把這些假設解置于問題的“環境”中，根據適應值或某種競爭機制選擇個體（適應值就是解的滿意程度），使用各種遺傳操作算子（包括選擇，變異，交叉等等）產生下一代（下一代可以完全替代原種群，即非重疊種群；也可以部分替代原種群中一些較差的個體，即重疊種群），如此進化下去，直到滿足期望的終止條件，得到問題的最優解為止。
1．2現場可編程邏輯陣列(FPGA)
現場可編程邏輯陣列是一種基于查找表(LUT,LookupTable)結構的可在線編程的邏輯電路。它由存放在片內RAM中的程序來設置其工作狀態，工作時需要對片內的RAM進行編程。當用戶通過原理圖或硬件描述語言（HDL）描述了一個邏輯電路以后，FPGA開發軟件會把設計方案通過編譯形成數據流，并將數據流下載至RAM中。這些RAM中的數據流決定電路的邏輯關系。掉電后，FPGA恢復成白片，內部邏輯關系消失，因此，FPGA能夠反復使用，灌入不同的數據流就會獲得不同的硬件系統，這就是可編程特性。這一特性是實現EHW的重要特性。目前在可進化電子電路的設計中，用得最多得是Xilinx公司的Virtex系列FPGA芯片。
2進化電子電路設計架構
本節以設計高容錯性的數字電路設計為例來闡述EHW的設計架構及主要設計步驟。對于通過進化理論的遺傳算法來產生容錯性，所設計的電路系統可以看作一個具有持續性地、實時地適應變化的硬件系統。對于電子電路來說，所謂的變化的來源很多，如硬件故障導致的錯誤，設計要求和規則的改變，環境的改變（各種干擾的出現）等。
從進化論的角度來看，當這些變化發生時，個體的適應度會作相應的改變。當進化進行時，個體會適應這些變化重新獲得高的適應度。基于進化論的電子電路設計就是利用這種原理,通過對設計結果進行多次地進化來提高其適應變化的能力。
電子電路進化設計架構如圖1所示。圖中給出了電子電路的設計的兩種進化，分別是內部進化和外部進化。其中內部進化是指硬件內部結構的進化，而外部進化是指軟件模擬的電路的進化。這兩種進化是相互獨立的，當然通過外部進化得到的最終設計結果還是要由硬件結構的變化來實際體現。從圖中可以看出，進化過程是一個循環往復的過程，其中是根據進化算法（遺傳算法）的計算結果來進行的。整個進化設計包括以下步驟：
（1）根據設計的目的，產生初步的方案，并把初步方案用一組染色體（一組“0”和“1”表示的數據串）來表示，其中每個個體表示的是設計的一部分。染色體轉化成控制數據流下載到FPGA上，用來定義FPGA的開關狀態，從而確定可重構硬件內部各單元的聯結，形成了初步的硬件系統。用來設計進化硬件的FPGA器件可以接受任意組合的數據流下載，而不會導致器件的損害。
（2）將設計結果與目標要求進行比較，并用某種誤差表示作為描述系統適應度的衡量準則。這需要一定的檢測手段和評估軟件的支持。對不同的個體，根據適應度進行排序，下一代的個體將由最優的個體來產生。
（3）根據適應度再對新的個體組進行統計，并根據統計結果挑選一些個體。一
部分被選個體保持原樣，另一部分個體根據遺傳算法進行修改，如進行交叉和變異，而這種交叉和變異的目的是為了產生更具適應性的下一代。把新一代染色體轉化成控制數據流下載到FPGA中對硬件進行進化。
（4）重復上述步驟，產生新的數代個體，直到新的個體表示的設計方案表現出接近要求的適應能力為止。
一般來說通過遺傳算法最后會得到一個或數個設計結果，最后設計方案具有對設計要求和系統工作環境的最佳適應性。這一過程又叫內部進化或硬件進化。
圖中的右邊展示了另一種設計可進化電路的方法，即用模擬軟件來代替可重構器件，染色體每一位確定的是軟件模擬電路的連接方式，而不是可重構器件各單元的連接方式。這一方法叫外部進化或軟件進化。這種方法中進化過程完全模擬進行，只有最后的結果才在器件上實施。
進化電子電路設計中，最關鍵的是遺傳算法的應用。在遺傳算法的應用過程中，變異因子的確定是需要慎重考慮的，它的大小既關系到個體變異的程度，也關系到個體對環境變化做出反應的能力，而這兩個因素相互抵觸。變異因子越大，個體更容易適應環境變化，對系統出現的錯誤做出快速反應，但個體更容易發生突變。而變異因子較小時，系統的反應力變差，但系統一旦獲得高適應度的設計方案時可以保持穩定。
對于可進化數字電路的設計，可以在兩個層面上進行。一個是在基本的“與”、“或”、“非”門的基礎上進行進化設計，一個是在功能塊如觸發器、加法器和多路選擇器的基礎上進行。前一種方法更為靈活，而后一種更適于工業應用。有人提出了一種基于進化細胞機（CellularAutomaton）的神經網絡模塊設計架構。采用這一結構設計時，只需要定義整個模塊的適應度，而對于每一模塊如何實現它復雜的功能可以不予理睬，對于超大規模線路的設計可以采用這一方法來將電路進行整體優化設計。
3可進化電路設計環境
上面描述的軟硬件進化電子電路設計可在圖2所示的設計系統環境下進行。這一設計系統環境對于測試可重構硬件的構架及展示在FPGA可重構硬件上的進化設計很有用處。該設計系統環境包括遺傳算法軟件包、FPGA開發系統板、數據采集軟硬件、適應度評估軟件、用戶接口程序及電路模擬仿真軟件。
遺傳算法由計算機上運行的一個程序包實現。由它來實現進化計算并產生染色體組。表示硬件描述的染色體通過通信電纜由計算機下載到有FPGA器件的實驗板上。然后通過接口將布線結果傳回計算機。適應度評估建立在儀器數據采集硬件及軟件上，一個接口碼將GA與硬件連接起來，可能的設計方案在此得到評估。同時還有一個圖形用戶接口以便于設計結果的可視化和將問題形式化。通過執行遺傳算法在每一代染色體組都會產生新的染色體群組，并被轉化為數據流傳入實驗板上。至于通過軟件進化的電子電路設計，可采用Spice軟件作為線路模擬仿真軟件，把染色體變成模擬電路并通過仿真軟件來仿真電路的運行情況，通過相應軟件來評估設計結果。
4結論與展望
篇8
1.3恒流電源電路LM2904系列運算放大器是TI公司生產的低功耗雙運算放大器。ADXRS646型MEMS陀螺儀需要的供電電壓為6V，由LM2904構成的放大電路可以產生兩路穩定的6V電壓，輸出抖動小于5mV，輸出電流可以達到40mA，滿足MEMS陀螺儀的供電要求。由LM2904構成的基本電壓放大電路。放大電路的輸入電壓5V，電壓的放大倍數為1.2倍，由此可以得出兩路輸出A和B均為6V。
2軟件設計
數據采集裝置上電后首先對C8051F410進行初始化設置，通過配置寄存器，設置SPI通信模式、內部振蕩器的工作頻率以及看門狗的監測時間。然后對ADS1274進行AD采樣率、工作模式和通信模式等模塊的初始化。選擇ADS1274的差分模擬輸入通道AIN1、AIN2、AIN3進行數據采集，模擬電壓輸入范圍為0~5V，數據寄存器配置為24位。向ADS1274發送開始轉換命令，單片機開始計時，計時時間未結束，傳輸采集的數據；計時時間到，繼續開始AD轉換。采集后的角速率數據經過單片機簡單處理后，由RS232串口輸出。
篇9
1．2A/D控制電路的設計
AD轉換部分是整個聲音采集系統的關鍵。本設計選用了一款精度采樣頻率較高(12位，1．65μs)的模數轉換芯片AD7864，其采用5V單電源供電。4個通道上的輸入信號可同步進行采樣，因而可保留4個輸入通道上的信號相位信息。模數轉換器控制模塊主要在FPGA的基礎上來實現，其中FPGA采用Altera公司的Cyclone系列EP1C12FQ240C8。ADC控制器采用VerilogHDL程序編程實現，設計過程中主要采用了狀態機。模數轉換器控制流程圖AD7864模數轉換后數據的讀取有兩種方法:轉換中讀取和轉換后讀取。本設計采用先轉換后讀取數據的方法，具體工作過程如下:當轉換起始信號CONVST上升沿時，4個采樣保持器進入保持狀態，開始對選擇的通道采樣。同時，BUSY輸出信號被觸發為高電平，并在轉換過程中一直保持為高，當全部通道轉換結束后，才變為低電平。EOC信號在AD7864，其采用5V單電源供電。4個通道上的輸入信號可同步進行采樣，因而可保留4個輸入通道上的信號相位信息。AD7864模數轉換后數據的讀取有兩種方法:轉換中讀取和轉換后讀取。本設計采用先轉換后讀取數據的方法，具體工作過程如下:當轉換起始信號CONVST上升沿時，4個采樣保持器進入保持狀態，開始對選擇的通道采樣。同時，BUSY輸出信號被觸發為高電平，并在轉換過程中一直保持為高，當全部通道轉換結束后，才變為低電平。EOC信號在每一個通道轉換結束時均有效。全部通道轉換后的數據保存在AD7864內部相應的鎖存器中。全部通道轉換結束后，當片選信號和讀信號有效時，就可以按照轉換順序從數據總線上并行讀取數據。
1．3存儲模塊
模數轉換的數據經過FPGA芯片內部的存儲器進行緩存，之后通過UART向上位機傳輸或者存入SD卡。SD卡是基于快速閃存的新一代存儲器，具有體積小、容量大、移動方便等特點。本設計采用閃迪公司的8G容量SD卡作為系統的存儲模塊。SD卡的讀寫采用SPI模式。SPI模式使用字節傳輸，其優點是簡化主機的設計。讀寫SD卡的操作都需要先對SD卡進行初始化，完成SD卡的初始化之后即可進行讀寫操作。SPI總線模式支持單塊(CMD24)和多塊(CMD25)寫操作，多塊操作是指從指定位置開始寫下去，直到SD卡收到一個停止命令CMD12才停止。單塊寫操作的數據塊長度只能是512字節。單塊寫入時，命令為CMD24，當應答為0時說明可以寫入數據，大小為512字節。SD卡對每個發送給自己的數據塊都通過一個應答命令加以確認，其數據長度為1個字節，當低5位為00101時，表明數據塊被正確寫入SD卡。
篇10
2.1用譯碼器實現譯碼器是一類多輸入、多輸出組合邏輯器件，n變量二進制譯碼器具有2n個輸出變量，恰為n變量的最小項。任何組合邏輯電路都可用最小項之和的標準形式表示，因此，可用n變量二進制譯碼器和必要的門電路實現n輸入變量邏輯電路。3～8線譯碼器74HC138輸出低電平有效［8］，用譯碼器74HC138和“與非”門可以實現三人表決電路。74HC138譯碼器輸出的邏輯表達式為.
2.2用數據選擇器實現數據選擇器的輸出端具有標準“與或”的形式。n選1數據選擇器在選擇輸入控制下，從n個數據中選擇某個數據送到輸出端。采用n選1數據選擇器可以實現任何輸入變量數不大于n+1的組合邏輯電路。三人表決電路可選用4選1或者8選1數據選擇器實現。
2.3用加法器實現加法器是產生數和的裝置，分為半加器和全加器。若加數、被加數與低位的進位為輸入，和數與進位為輸出則為全加器。74LS283是超前進位四位二進制全加器［8］，即所有各位的進位直接從最低位進位CIN產生。
3ROM和PLA實現三人表決
只讀存儲器ROM和可編程邏輯陣列PLA都屬于組合邏輯電路，都有一個與陣列和一個或陣列，但PLA的與陣列和或陣列都是可編程的，而ROM中與陣列是固定連接，只有或陣列可編程。ROM中的與陣列是一個產生2n個輸出的譯碼器，即產生2n個最小項(與陣列的輸出mi)。用ROM實現組合邏輯電路時，首先，將邏輯表達式表示成最小項之和的形式;然后，把邏輯表達式的輸入作為ROM的輸入;最后，根據要實現的邏輯表達式對ROM的或陣列進行編程，畫出相應的陣列圖。用ROM實現三人表決的陣列圖如圖5(a)所示。用PLA實現組合邏輯電路的方法與用ROM實現非常相似。兩者的區別在于，用ROM實現是基于最小項表達式，而用PLA實現是基于最簡與或表達式，所以用PLA實現組合邏輯比用ROM實現更簡單、靈活、經濟。首先，將邏輯表達式化簡為最簡與或表達式;然后，根據最簡表達式中的不同與項以及各與項之和分別對PLA的與陣列和或陣列進行編程，畫出陣列圖。用PLA實現三人表決如圖5(b)所示。
4結束語
篇11
綜合考慮，選用IXYS公司的IXBT2N250作為開關管，單管的VCES為2500V、IC25為5A、Coes為8.7pF、tr為180ns、tf為182ns。BiMOSFET管驅動門限電壓高，適宜于強干擾環境中應用，這有利于提高柵控電路的可靠性。
2保護電路
一個穩定可靠的柵控電路對行波管來說很重要，因為整個系統的穩定度和頻譜特性都直接與其性能有關，為保證本柵控電路穩定可靠工作，主要采取以下措施：圖1中的R1、R2、R5起限流作用。為防止開關管過流，充放電回路的電阻取值要保證其充、放電流小于開關管的最大額定電流IC，即R≥U/IC＝1.5kV/5A=300，考慮MOS管溫升等因素，總限流電阻取500。回路中存在一定的分布電感，在開關管關斷時會產生感應電壓疊加到開關管上，造成開關管承受過高的電壓。在開關管兩端并聯TVS進行鉗位，以防開關管過壓而損壞。
篇12
TOPSwitch是美國功率集成公司（PI）于20世紀90年代中期推出的新型高頻開關電源芯片，是三端離線PWM開關（ThreeterminalofflinePWMSwitch）的縮寫。它將開關電源中最重要的兩個部分——PWM控制集成電路和功率開關管MOSFET集成在一塊芯片上，構成PWM/MOSFET合二為一集成芯片，使外部電路簡化，其工作頻率高達100kHz，交流輸入電壓85～265V，AC/DC轉換效率高達90％。對200W以下的開關電源，采用TOPSwitch作為主功率器件與其他電路相比，體積小、重量輕，自我保護功能齊全，從而降低了開關電源設計的復雜性，是一種簡捷的SMPS（SwitchModePowerSupply）設計方案。
TOPSwitch系列可在降壓型，升壓型，正激式和反激式等變換電路中使用。但是，在現有的參考文獻以及PI公司提供的設計手冊中，所介紹的都是用TOPSwitch制作單端反激式開關電源的設計方法。反激式變換器一般有兩種工作方式：完全能量轉換（電感電流不連續）和不完全能量轉換（電感電流連續）。這兩種工作方式的小信號傳遞函數是截然不同的，動態分析時要做不同的處理。實際上當變換器輸入電壓在一個較大范圍發生變化，和（或者）負載電流在較大范圍內變化時，必然跨越兩種工作方式，因此，常要求反激式變換器在完全能量和不完全能量轉換方式下都能穩定工作。但是，要求同一個電路能實現從一種工作方式轉變為另一種工作方式，在設計上是較為困難的。而且，作為單片開關電源的核心部件高頻變壓器的設計，由于反激式變換器中的變壓器兼有儲能、限流、隔離的作用，在設計上要比正激式變換器中的高頻變壓器困難，對于初學者來說很難掌握。筆者采用TOP225Y設計了一種單端正激式開關電源電路，實驗證明該電路是切實可行的。下面介紹其工作原理與設計方法，以供探討。
1TOPSwitch系列應用于單端正激變換器中存在的問題
TOPSwitch的交流輸入電壓范圍為85～265V，最大電壓應力≤700V，這個耐壓值對于輸入最大直流電壓Vmax=265×1.4=371V是足夠的,但應用在一般的單端正激變換器中卻存在問題。
圖1是典型的單端正激變換器電路，設計時通常取NS=NP，Dmax<0.5（一般取0.4）,按正激變換器工作過程,TOPSwitch關斷期間，變壓器初級的勵磁能量通過NS，D1，E續流（泄放）。此時，TOPSwitch承受的最大電壓為
VDSmax≥2E=2Vmax=742V（1）
大于TOPSwitch所能承受的最大電壓應力700V，所以，TOPSwitch不能在一般通用的正激變換器中使用。
2TOPSwitch在單端正激變換器中的應用
由式（1）可知，TOPSwitch不能在典型單端正激變換器中應用的關鍵問題，是其在關斷期間所承受的電壓應力超過了允許值，如果能降低關斷期間的電壓應力，使它小于700V，則TOPSwitch仍可在單端正激變換器中應用。
2.1電路結構及工作原理
本文提出的TOPSwitch的單端正激變換器拓撲結構如圖1所示。它與典型的單端正激變換器電路結構完全相同,只是變壓器的去磁繞組的匝數為初級繞組匝數的2倍,即NS=2NP。
TOPSwitch關斷時的等效電路如圖2所示。
若NS與NP是緊耦合，則，即
VNP=1/2VNS=1/2E（2）
VDSmax=VNP＋E=E=1.5×371
=556.5V<700V（3）
2.2最大工作占空比分析
按NP繞組每個開關周期正負V·s平衡原理，有
VNPon(Dmax/T)=VNPoff[(1-Dmax)/T]（4）
式中：VNPon為TOPSwitch開通時變壓器初級電壓，VNPon=E；
VNPoff為TOPSwitch關斷時變壓器初級電壓，VNPoff=（1/2）E。
解式（4）得
Dmax=1/3（5）
為保險，取Dmax≤30％
2.3去磁繞組電流分析
改變了去磁繞組與初級繞組的匝比后，變壓器初級繞組仍應該滿足A·s平衡，初級繞組最大勵磁電流為
im(t)|t=DmaxT=Ism=DmaxT=(E/Lm)DmaxT（6）
式中：Lm為初級繞組勵磁電感。
當im(t)=Ism時，B=Bmax，H=Hmax，則去磁電流最大值為
Ism==(Hmaxlc/Ns)=1/2Ipm(7)
式中：lc為磁路長度；
Ipm為初級電流的峰值。
根據圖2（b）去磁電流的波形可以得到去磁電流的平均值和去磁電流的有效值Is分別為
下面討論當NP=NS，Dmax=0.5與NP=NS，Dmax=0.3時的去磁電流的平均值和有效值。設上述兩種情況下的Hmax或Bmax相等，即兩種情況下勵磁繞組的安匝數相等，則有
Im1NP1=Im2NP2（10）
式中：NP1為Dmax=0.5時的勵磁繞組匝數；
NP2為Dmax=0.3時的勵磁繞組匝數；
設Lm1及Lm2分別為Dmax=0.5和Dmax=0.3時的初級繞組勵磁電感，則有
Im1=E/Lm1×0.5T為Dmax=0.5時的初級勵磁電流；
Im2=E/Lm2×0.3T為Dmax=0.3時的初級勵磁電流。
由式（10）及Lm1，Lm2分別與NP12，NP22成正比，可得兩種情況下的勵磁繞組匝數之比為
(NP1)/(NP2)=0.5/0.3
及(Im1)/(Im2)=(Np2)/(Np1)=0.3/0.5(12)
當NS1=NP1時和NS2=2NP2時去磁電流最大值分別為
Ism1=Im1=Im（13）
Ism2=Im2=(0.5/0.6)Im（14）
將式（10）～（14）有關參數代入式（8）～（9）可得到，當Dmax=0.5時和Dmax=0.3時的去磁電流平均值及與有效值Is1及Is2分別為
Is1=1/4ImImIs1=0.408Im（Dmax=0.5）
Is2≈0.29ImIs2=0.483Im（Dmax=0.3）
從計算結果可知，采用NS=2NP設計的去磁繞組的電流平均值或有效值要大于NS=NP設計的去磁繞組的電流值。因此，在選擇去磁繞組的線徑時要注意。
3高頻變壓器設計
由于電路元件少,該電源設計的關鍵是高頻變壓器,下面給出其設計方法。
3.1磁芯的選擇
按照輸出Vo=15V，Io=1.5A的要求，以及高頻變壓器考慮6％的余量，則輸出功率Po=1.06×15×1.5=23.85W。根據輸出功率選擇磁芯，實際選取能輸出25W功率的磁芯，根據有關設計手冊選用EI25，查表可得該磁芯的有效截面積Ae=0.42cm2。
3.2工作磁感應強度ΔB的選擇
ΔB=0.5BS，BS為磁芯的飽和磁感應強度，由于鐵氧體的BS為0.2～0.3T，取ΔB=0.15T。
3.3初級繞組匝數NP的選取
選開關頻率f=100kHz（T=10μs），按交流輸入電壓為最低值85V，Emin≈1.4×85V，Dmax=0.3計算則
取NP=53匝。
3.4去磁繞組匝數NS的選取
取NS=2NP=106匝。
3.5次級匝數NT的選取
輸出電壓要考慮整流二極管及繞組的壓降，設輸出電流為2A時的線路壓降為7％，則空載輸出電壓VO0≈16V。
取NT=24匝。
3.6偏置繞組匝數NB的選取
取偏置電壓為9V，根據變壓器次級伏匝數相等的原則，由16/24=9/NB，得NB=13.5,取NB=14匝。
3.7TOPSwitch電流額定值ICN的選取
平均輸入功率Pi==28.12W（假定η=0.8），在Dmax時的輸入功率應為平均輸入功率，因此Pi=DmaxEminIC=0.3×85×1.4×IC=28.12，則IC=0.85A，為了可靠并考慮調整電感量時電流不可避免的失控，實際選擇的TOPSwitch電流額定值至少是兩倍于此值，即ICN>1.7A。所以，我們選擇ILIMIT=2A的TOP225Y。
4實驗指標及主要波形
輸入AC220V，頻率50Hz，輸出DCVo=15(1±1％)V，IO=1.5A，工作頻率100kHz，圖3及圖4是實驗中的主要波形。
篇13
前言
VHDL是超高速集成電路硬件描述語言（VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguage）的縮寫在美國國防部的支持下于1985年正式推出是目前標準化程度最高的硬件描述語言。IEEE（TheInstituteofElectricalandElectronicsEngineers）于1987年將VHDL采納為IEEE1076標準。它經過十幾年的發展、應用和完善以其強大的系統描述能力、規范的程序設計結構、靈活的語言表達風格和多層次的仿真測試手段在電子設計領域受到了普遍的認同和廣泛的接受成為現代EDA領域的首選硬件描述語言。目前流行的EDA工具軟件全部支持VHDL它在EDA領域的學術交流、電子設計的存檔、專用集成電路（ASIC）設計等方面擔任著不可缺少的角色。
數字頻率計是數字電路中的一個典型應用，實際的硬件設計用到的器件較多，連線比較復雜，而且會產生比較大的延時，造成測量誤差、可靠性差。隨著復雜可編程邏輯器件（CPLD）的廣泛應用，以EDA工具作為開發手段，運用VHDL語言。將使整個系統大大簡化。提高整體的性能和可靠性。
本文用VHDL在CPLD器件上實現一種2b數字頻率計測頻系統，能夠用十進制數碼顯示被測信號的頻率，不僅能夠測量正弦波、方波和三角波等信號的頻率，而且還能對其他多種物理量進行測量。具有體積小、可靠性高、功耗低的特點。
目錄
摘要………………………………………………………………………1
前言……………………………………………………………………2
目錄……………………………………………………………………3
第一章設計目的………………………………………………………5
1.1設計要求……………………………………………………5
1.2設計意義……………………………………………………5
第二章設計方案………………………………………………………6
第三章產生子模塊……………………………………………………7
3.1分頻模塊……………………………………………………7
3.2分頻模塊源代碼………………………………………………8
3.3仿真及波形圖…………………………………………………9
第四章計數模塊………………………………………………………9
4.1．計數模塊分析…………………………………………………9
4.2．計數模塊源代碼………………………………………………10
4.3計數模塊的仿真及波形圖……………………………………12
第五章顯示模塊……………………………………………………12
5.1七段數碼管的描述……………………………………………13
5.2八進制計數器count8的描述…………………………………14
5.3七段顯示譯碼電路的描述……………………………………15
5.4計數位選擇電路的描述………………………………………16
5.5總體功能描述……………………………………………18
5.6顯示模塊的仿真及波形圖………………………………19
第六章頂層文件…………………………………………………20
6.1頂層文件設計源程序…………………………………………20
6.2頂層文件的仿真及波形圖………………………………………21
結語…………………………………………………………22
參考文獻……………………………………………………23
致謝…………………………………………………………24
附件…………………………………………………………25
第一章設計目的
1.1設計要求
a.獲得穩定100Hz頻率
b.用數碼管的顯示
c.用VHDL寫出設計整個程序
1.2設計意義
a.進一步學習VHDL硬件描述語言的編程方法和步驟。
b.運用VHDL硬件描述語言實現對電子元器件的功能控制
c.熟悉并掌握元件例化語句的使用方法
